電容極性測(cè)試原理
TRI三端電容極性測(cè)試電容極性測(cè)試原理
n三端電容極性軟硬體需求
n三端電容極性測(cè)試原理/電容極性測(cè)試原理
n三端電容極性測(cè)試程式說明
n三端電容極性軟硬體需求/電容極性測(cè)試原理
1. TR-518FE:
.硬體需求:
DCBOARD 的版本需為 518FE-002-18 或之後的版本
舊版本的 DC BOARD 無法使用.
.軟體需求:
WINDOWS:V2.00E 或之後的版本
2. TR-518FR:
.硬體需求:
DCBOARD 的版本需為 518FR-002-11 或之後的版本.
舊版本的 DC BOARD 需更新 U64 EPLD 為以下所述才能使用:
518FR-002-6 : (FRDCU647.pof, CC3BB)
518FR-002-8 ,518FR-002-10: (FRDCU646.pof, CD76F)
.軟體需求:
WINDOWS:V2.00C 或之後的版本
3. TR-8001:
.硬體需求:
MDABOARD 的版本需為 518FR-002-8 或之後的版本.
舊版本的 MDA BOARD 需更新 U64 EPLD 為以下所述才能使用:
8001-002-6 : (MDAU322.pof,1B6FB9)
.軟體需求:
V1.03B 或之後的版本
n三端電容極性測(cè)試原理/電容極性測(cè)試原理
1. 三端電容極性測(cè)試原理是利用電解電容的負(fù)極與
外殼間的阻抗遠(yuǎn)比正極與外殼間的阻抗小,因此可
以在電容的正負(fù)極間施加一直流電壓0.2v, 並量
測(cè)電容的外殼電壓值,由此電壓值可以判斷出電容
反插或缺件.
2. 由於必須量測(cè)外殼電壓, 故只有直立式電解電容
才能檢測(cè).
3. 圖一為直立式電解電容的等效電路.
4. 圖二為電容正常時(shí)的檢測(cè)電路示意圖. 量到電容
外殼電壓為Vo1.
5. 圖三為電容反插時(shí)的檢測(cè)電路示意圖. 量到電容
外殼電壓為Vo2.
6. 圖四為電容缺件時(shí)的檢測(cè)電路示意圖. 量到電容
外殼電壓為Vo3.
7. 圖五為電容外殼電壓Vo1, Vo2, Vo3 的比較圖,
由於R1 << R2 ,且Vo3 趨近於0v, 故Vo1 >> Vo2,
Vo1 >>Vo3.因此可以輕易的判斷出電容是否有反插
或缺件./電容極性測(cè)試原理
:
n三端電容極性測(cè)試程式說明
1. 測(cè)試點(diǎn)：
|
G-P1 :5 |
|
- |
|
+ |
|
Cap. |
|
HiP:1 |
|
LoP:3 |
2. 測(cè)試程式：
PartName Act_V Std_V Hlim% Llim% Mode Type Hip Lop Dly G-P1
CE1 0.2 0.12V -1 20 8 PX 1 3 0 5
CE11 0.2 0.001V -1 20 18 PX 11 13 0 15
說明：
ict測(cè)試原理為從HiP送source voltage，然後從G-P1讀回量測(cè)值，由於缺件或反插，其量測(cè)值很低(接近0) ，所以只比較下限，上限Don’t care。
l Act_V：Source voltage，建議值為0.2V
l Std_V：Sense Voltage (Threshold)，依實(shí)際Debug後決定
l Hlim ：固定為–1 (Don,t care)
l Llim ：建議值為20，可依實(shí)際Debug後決定
l Mode : 固定為8或18(適用於防爆電容)
l Type ：固定為PX
l Hip ：電容負(fù)端(source pin)
l Lop ：電容正端
l Dly ：依實(shí)際Debug後決定
l G-P1 ：Sense Pin
3. 除錯(cuò)規(guī)則：
l 將Hip / Lop 相同的電容放在一起，例如CE1,CE2,CE3 的HiP及LoP都是1及3，所以測(cè)試程式如下：
PartName Act_V Std_V Hlim% Llim% Mode Type Hip Lop Dly G-P1
CE1 0.2 0.12V -1 20 8 PX 1 3 0 5
CE2 0.2 0.12V -1 20 8 PX 1 3 0 7
CE3 0.2 0.12V -1 20 8 PX 1 3 0 9
CE4 0.2 0.15V -1 20 8 PX 20 21 0 22
CE11 0.2 0.001V -1 20 18 PX 11 13 0 15
CE12 0.2 0.001V -1 20 18 PX 11 13 0 17
l Debug時(shí)可交換HiP及Lop比較量測(cè)值，以決定較佳之Threshold (Std_V)
l 缺件量測(cè)值顯示為–1，反向Mode 18量測(cè)值為負(fù)值，Mode 8 則低於Threshold * (1-下限%)
l 若交換HiP及Lop量測(cè)值差異不大可調(diào)整Delay time 或Source voltage(Act_v)
l 若交換HiP及Lop量測(cè)值皆很低，可能是第三端接觸問題，可先檢查第三端是否接觸正常或待測(cè)電容有歪斜，可用換針或扶正待測(cè)電容方式解決
l 治具製作時(shí)第三端選用測(cè)試針，需考慮相同位置待用料的高度差異，以免造成接觸**或刺穿待測(cè)物的問題
l 三端電容量測(cè)是用來檢測(cè)缺件及反向，無法檢測(cè)錯(cuò)件
l 可利用量測(cè)分析工具(Hot Key F12)，決定較佳Threshold，Delay time
縱軸為量測(cè)值，橫軸為Delay time，紅線表正常時(shí)曲線，藍(lán)線為勾選改變高低點(diǎn)的反向曲線